IEEE International Conference on Omni-Layer Intelligent Systems (2. : 2020 : Online) 2020 International Conference on Omni-Layer Intelligent Systems (COINS) Piscataway, NJ : IEEE, 2020 2020 (10. Sep.), insgesamt 6 Seiten 1 Online-Ressource
IEEE International Conference on Factory Communication Systems (16. : 2020 : Online) 16th IEEE International Conference on Factory Communication Systems (WFCS 2020) Piscataway, NJ : IEEE, 2020 2020 (11. Juni), insgesamt 4 Seiten 1 Online-Ressource
Proceedings of the Conference on Rapid Simulation and Performance Evaluation: Methods and Tools New York,NY,United States : Association for Computing Machinery, 2020 (2020), Artikel-ID 3 1 online resource (22 pages)
Die schnell fortschreitende Marktentwicklung für eingebettete Systeme weckt das stetige Interesse an verbesserten eingebetteten Mikroprozessoren und den zugehörigen Hardwareplattformen (sog. Systems-on-a-Chip). Daraus ergibt sich als unmittelbare Folge, dass auch die Veraltung von existierenden eingebetteten Mikroprozessoren und der zugrundeliegenden Hardware immer schneller voranschreiten. Eingebettete Software die einmal geschrieben wurde und für den jeweils eingesetzten Prozessor und die umgebenden Hardwareplattform hin angepasst, optimiert und validiert wurde, lässt sich in der Regel nicht auf triviale Weise auf eine neue Prozessorplattform portieren. Dies wird noch einmal dadurch erschwert, dass eingebettet System neben den funktionalen Eigenschaften auch noch Echtzeiteigenschaften einzuhalten haben. Bei einer Portierung der alten Software auf eine neue Hardwareplattform müssen demnach die Einhaltung der vollen Funktionalität und der zeitlichen Eigenschaften garantiert werden. Traditionelle Ansätze zur Portierung alter und hardwarearchitekturabhängiger Software auf neue Prozessorsystem nutzen häufig sog. „Binary Translation“ Techniken. Diese Techniken können in der Regel nur die Erhaltung der korrekten Funktionalität nicht aber die zusätzliche Einhaltung der Zeiteigenschaften sicherstellen. Im Rahmen dieser Arbeit wird die Verwendung der „Binary Translation“ Technik in Kombination mit Zeit- und Kontrollblöcken zur automatisierbaren funktionalitäts- und zeiteigenschaftserhaltende Übersetzung von bestehender echtzeitkritischer Software auf neue Hardwarearchitekturen untersucht. Im Rahmen der Arbeit wurde zunächst eine Vergleichs- und Realisierbarkeitsstudie verschiedener „Binary Translation“ Techniken und Werkzeuge durchgeführt. Das in diese Studie ausgewählte Werkzeug wurde mit kontraktbasierten Zeitspezifikations- und Zeitkontrollblöcken angereichert, um die korrekte Funktionalität und eine Einhaltung des spezifizierten und akzeptablen Zeitverhaltens auf der neuen Hardwareplattform zu ermöglichen.
The fast evolution of embedded systems market is generating interest on improved embedded microprocessor technologies. As a consequence, the obsolescence period for the underlying hardware is being shortened. As this happens, software designed for those platforms, that might be functionally correct and validated code, may be lost in the architecture and peripheral change. As embedded systems usually have real-time computing constraints, the legacy code retargeting issue directly affects real-time systems. When it comes to legacy code migration, binary translation appears to be a standard approach. However, when dealing with real-time legacy code, not just the functional behaviour, but also the timing behaviour has to be preserved. In the direction to solve this problem, the overall goal of this research line is to enhance the latest low-overhead machine-adaptable binary translation tool with the ability to preserve the timing behaviour on the translated binary. Through a feasibility study, a static binary translation tool is selected, which is latter enhanced with a timing enforcement mechanism that at the same time provides means for validating the enforced timing behaviour on the new platform using formal timing specification in the form of contracts.
Im Bereich des Hoch- und Höchstleistungsrechnens werden hochgradig parallele Anwendungen auf verteilten Systemen mit hunderten von Rechenknoten ausgeführt. Durch die Dimensionen von Plattformen und Programmen sind Vorhersagen über Laufzeit und Energiebedarf dieser Programme schwierig. Zudem behandeln die meisten Vorhersagemethoden nur den Zeitaspekt, da bis vor kurzem der Energiebedarf für die meisten Entwickler keine Bedeutung hatte. Ich stelle in dieser Arbeit einen neuen Ansatz vor, der mit einer Simulationstechnik arbeitet, wie er im Bereich der eingebetteten Systeme verbreitet ist. Will man eine solche Technik auf die Größenordnung von HPC-Systemen anwenden, kann jedoch die eigentliche Anwendungsfunktionalität nicht mehr ausgeführt werden. Stattdessen benutzt die vorgestellte Methodik eine abstrakte Simulation auf Basis von Task-Graphen, wie sie im HPC-Bereich beliebt sind, und die Gemeinsamkeiten mit synchronen Datenflussgraphen aus dem Bereich der eingebetteten Systeme haben.
Applications in the high-performance computing (HPC) domain are often designed to run on cluster-like distributed platforms with hundreds of nodes. Due to the size of both - applications and platforms - predictions of application run time and energy usage is challenging. Furthermore, most HPC prediction methodologies only address timing, because energy predictions used to have little relevance for HPC application design. I propose a new approach to this challenge based on a simulation technique well known in the embedded computing domain. In order to apply such a methodology at HPC scale, I cannot execute actual applications during simulation. I use abstract simulation based on the Task Graph model of computation, which is popular in HPC and which has properties similar to the synchronous dataflow model that is popular in the embedded domain.
von Kim Grüttner ; Philipp Andreas Hartmann ; Tiemo Fandrey ; Kai Hylla ; Daniel Lorenz ; Stefan Hauck-Stattelmann ; Björn Sander ; Oliver Bringmann ; Wolfgang Nebel ; Wolfgang Rosenstiel
International journal of parallel programming Dordrecht [u.a.] : Springer Science + Business Media B.V., 1972 48(2020), Seite 957-1007 Online-Ressource
Design, Automation & Test in Europe Conference & Exhibition (22. : 2019 : Florenz) Proceedings of the 2019 Design, Automation & Test in Europe (DATE) [Piscataway, NJ] : IEEE, 2019 (2019), Seite 1715-1720 1 Online-Ressource