Martin Fränzle; Carlos Eduardo Pereira; Achim Rettberg
Oldenburg
146 Seiten Diagramme.
Dissertation Universität Oldenburg 2024
Digital Twins,; Interoperability; Cyber-Physical Systems (CPS); Semantic Modeling; Scalability; Hochschulschrift
In recent years, advancements in digitalization technologies have redefined human-computer interaction, emphasizing the need for virtual representations of physical entities. The evolution of concepts such as Internet of Things and Cyber Physical Systems, Digital twins, serving as these virtual counterparts, optimize system performance, enhance decision-making, and drive innovation. However, challenges remain in creating a unified, extensible methodology and ensuring interoperability across different systems and stakeholders. This thesis investigates the modeling and deployment of semantic digital twins, focusing on their application across various domains. The proposed methodology and framework significantly contribute to the field of digital twins, offering a scalable, interoperable, and semantically rich approach to modeling and deploying Digital Twins.
In den letzten Jahren haben Fortschritte in der Digitalisierung die Mensch-Computer-Interaktion neu definiert und die Bedeutung virtueller Darstellungen physischer Objekte hervorgehoben. Konzepte wie das Internet der Dinge (IoT) und Cyber-Physical Systems (CPS) sowie Digitale Zwillinge, die als virtuelle Gegenstücke dienen, optimieren die Systemleistung, verbessern Entscheidungsprozesse und fördern Innovation. Dennoch bestehen Herausforderungen bei der Entwicklung einer einheitlichen, erweiterbaren Methodik und der Sicherstellung von Interoperabilität zwischen verschiedenen Systemen und Akteuren. Diese Arbeit untersucht die Modellierung und den Einsatz semantischer Digitaler Zwillinge und deren Anwendung in verschiedenen Bereichen. Das vorgeschlagene Konzept und Framework tragen wesentlich zum Bereich der Digitalen Zwillinge bei und bieten einen skalierbaren, interoperablen und semantisch wertvollen Ansatz für die Modellierung und den Einsatz dieser Technologien.
Achim Rettberg; Martin Fränzle; Michel Soares dos Santos; Carlos E Pereira
Oldenburg
239 Seiten Illustrationen, Diagramme.
Dissertation Carl von Ossietzky Universität Oldenburg 2019
HochschulschriftEingebettetes SystemEchtzeitsystemRequirements engineeringArchitekturAnforderungsdefinitionRückverfolgbarkeitBetriebssystemDatenverarbeitungssystemCyber-physisches System
Eingebettete Echtzeitsysteme (RTES) sind bei menschlichen Aktivitäten zunehmend allgegenwärtig und daher ist bei der Entwicklung die Zuverlässigkeit und Genauigkeit wichtig. Der Entwurf dieser Systeme erfordert die Einhaltung aller eingebetteten Echtzeitbedingungen. Die Arbeit befasst sich mit der Entwicklung und Analyse einer Methodik, die verschiedene Phasen des RTES-Entwurf abdeckt. Verschiedene Strategien zur Analyse von Zeitbeschränkungen werden auf unterschiedliche Abstraktionsebenen bewertet, beispielsweise die frühzeitige Analyse von Anforderungsmodellen und die empirische Bewertung von Annahmen zu Architekturmodellen. Die vorgeschlagene Methodik verwendet modellgetriebene Systemansätze und enthält eindeutige Richtlinien für die formale Gestaltung von RTES auf der Grundlage von Gesichtspunkten, Verfeinerungen, Anmerkungen und Überprüfungen eingebetteter Echtzeitforderungen. Die vorgeschlagene Methodik ist quantitativ und qualitativ validiert und der Entwurf wurde demonstriert.
Real-time embedded systems (RTES) are increasingly omnipresent in human activities and therefore during the development reliability and accuracy are important. The successful development of these systems requires to cover all real-time embedded constraints. This thesis relates to the development and analysis of a methodology that covers different phases of RTES design. Different strategies for analyzing timing constraints are evaluated at different abstraction levels, such as early analysis of requirement models and empirical evaluation of architectural models assumptions. The proposed methodology employs Model-Driven Systems Engineering approaches and presents distinctive guidelines to formally design RTES based on viewpoints, refinements, annotation and verification of real-time embedded concerns. The methodology proposed in this study is both quantitatively and qualitatively validated, which aims at demonstrating the expressiveness and contributions made toward RTES development.
Dissertation Carl von Ossietzky Universität Oldenburg 2017
Hochschulschrift
Funktionalitäten von sicherheitskritischen Systemen müssen exakt nach deren Spezifikation arbeiten. Ein wichtiger Aspekt solcher Systeme ist, dass die Berechnungen rechtzeitig erfolgen müssen. In dieser Dissertation wird eine zustandsbasierte Timing-Analyse vorgestellt. Um das Problem der Skalierbarkeit zu adressieren, wird der Zustandsraum iterativ berechnet und an den Schnittstellen abhängiger Ressourcen spezielle Abstraktionsmethoden eingesetzt. Die Timing Analyse wird mit einer Impact Analyse erweitert, mit der Re-Verifikationen von zeitlichen Eigenschaften verringert werden. Da Verifikationsaufgaben zeitaufwendig sind, ist das Wiederverwenden von vorherigen Analyseergebnissen erstrebenswert. Eine Methodik wird ausgearbeitet, die die vorgestellten Techniken integriert. Das Ändern eines Teilsystems während der Entwicklungsphase führt zu einer Integrationsprüfung und der Re-Verifikation der internen Struktur. <dt.>
Functionalities of safety-critical systems have to work exactly as specified. A major aspect of such systems is the timeliness of computations. In this thesis a state-based approach for the analysis of timing constraints is introduced. To alleviate the problem of state space explosion, the state space is constructed iteratively, and abstraction operations are applied on the interfaces of dependent resources. On top of this timing analysis an impact analysis approach is introduced to minimize re-verification efforts of timing properties. As verification tasks are typically time consuming it is desirable to reuse previous results of analyses. An overall methodology is presented which integrates all introduced techniques. Changing a part of a system during the design stage implicates the integration check of this part into its context, and the re-verification of its internal structure. <engl.>
Die zeitliche Analyse Echtzeitanwendungen mit harten Echtzeitanforderungen die auf Multi-Processor System-on-Chip (MPSoC)-Plattformen ausgeführt werden, stellt größere Herausforderungen im Vergleich zu herkömmlichen Single-Processor Plattformen dar. Dies ergibt sich aus der großen Anzahl von gemeinsam genutzten Rechen-, Kommunikations- und Speicherressourcen in heutigen MPSoCs. Doch dies ist eine unverzichtbare Anforderung um ihre Nutzung in sicherheitskritischen Anwendungsbereichen zu ermöglichen (zum Beispiel Luftfahrt, Automobilindustrie). In dieser Arbeit wird eine zustandsbasierte Echtzeitanalysemethodik für Synchrone Datenfluss (SDF) -orientierten Anwendungen, die auf MPSoC Architekturen ausgeführt werden, vorgeschlagen. Dieser Ansatz nutzt Timed Automata (TA) als gemeinsames semantisches Modell, um die Ober-/Untergrenzen der Ausführungszeit (Best-Case und Worst-Case-Ausführungszeiten) von SDF Akteuren, Kommunikations-FIFOs und deren Zuordnung sowie deren Nutzung von MPSoC-Ressourcen zu repräsentieren. Beispielsweise wird der Ablaufplanung (scheduling) der SDFGs sowie deren Protokolle die für die Kommunikation mit lokalen und gemeinsam genutzten Ressourcen verwendet werden, modelliert. Das resultierende Netzwerk von TA wird, zum Ermitteln der sicheren zeitlichen Grenzen der gewählten Implementierung, mithilfe der UPPAAL Model-Checker analysiert. <dt.>
The timing analysis of hard real-time applications running on Multi-Processor System-on-Chip (MPSoC) platforms is much more challenging compared to traditional single processor. This comes from the large number of shared processing, communication and memory resources available in today’s MPSoCs. Yet, this is an indispensable challenge for enabling their usage with hard-real time systems in safety critical application domains (e.g. avionics, automotive). In this thesis, a state-based real-time analysis methodology for Synchronous Data Flow (SDF) oriented applications running on MPSoCs is proposed. This approach utilizes Timed Automata (TA) as a common semantic model to represent execution time boundaries (best-case and worst-case execution times) of SDF actors and communication FIFOs and their mapping as well as their utilization of MPSoC resources, including the scheduling of SDFGs and shared communication resource access protocols for interconnects, local and shared memories. The resulting network of TA is analyzed using the UPPAAL model-checker for obtaining safe timing bounds of the chosen implementation. <engl.>
In der Automobilbranche können die Auswirkungen von Änderungen an Systemen auf die funktionale Sicherheit nicht effizient identifiziert werden. In dieser Arbeit wird eine neue Impact Analyse vorgestellt, die einen linearen Zusammenhang zwischen dem Verifikationsaufwand und der Größe der Änderung herstellt wobei die Sicherheit des Systems weiterhin garantiert werden kann. Die Impact-Analyse basiert auf einem formalen Sicherheitsmodell, welches Contracts benutzt um das Fehlerfortpflanzungsverhalten und die Sicherheitsmechanismen zu beschreiben sowie die Automatisierung der Analysen ermöglicht. Die Beschreibungssprache wurde konform zu den Anforderungen der ISO 26262 entwickelt. Im Gegensatz zu existierenden Ansätzen ist ein Abstraktionsmechanismus integriert, welcher eine Top-Down-Entwicklung des Systems ermöglicht. Um die Analyse mit dem aktuellen Ansatz der kompletten Neuverifikation quantitativ zu vergleichen wurde ein stochastisches Simulationsframework entwickelt. <dt.>
For automotive systems it is not possible to efficiently determine the impact of changes on the functional safety of the system. A new impact analysis is presented in this work that provides a linear relation between the re-verification effort and the size of the change by still guaranteeing the safety of the device. The impact analysis uses a formal safety model using contracts to express fault containment properties and safety mechanisms. The specification means in this model have been developed to cover the needs from the functional safety concept of the ISO 26262. In contrast to other safety specifications we provide an abstraction technique, which allows the development of a system in a top-down manner. The semantics of the language are formally defined to allow automatic analyses. To compare the effectiveness of the analysis compared with the re-verify all technique, a stochastic simulation framework has been developed. <engl.>
Zsfassung in dt. Sprache ; Oldenburg, Univ., Diss., 2015
HochschulschriftEingebettetes SystemSystem-on-ChipObjektorientiertes DesignSystemplattformSyntheseRMIClient-Server-KonzeptKlassenbibliothekJavaAPISoftwareentwicklungSoftwarearchitekturObjektorientierte AnalyseIntegrierte SchaltungCyber-physisches System
Der plattformbasierte Entwurf eingebetteter Ein-Chip-Systeme, besteht in der parallelen funktionalen Spezifikation der Applikation, Konfiguration der Hardwareplattform (d.h. Verbindung von Berechnungs- und Speicherelementen über physikalische Kommunikationskanäle), und der Abbildung der Applikationsbeschreibung auf die Berechnungs-, Speicher- und Kommunikationsressourcen der Hardwareplattform. Der Hauptbeitrag dieser Arbeit ist die durchgängige objektorientierte Modellierung und automatischen Verfeinerung der Kommunikation. Diese wird im Applikationsmodell mit Hilfe von Methodenaufrufen kommunizierender Objekte, unabhängig von einem physikalischen Übertragungskanal, modelliert. Mit Hilfe einer Abbildungsvorschrift werden diese Methodenaufrufe durch eine automatische Transformation (Synthese) auf Hardwareressourcen, Speicher und Kommunikationsleitungen der Hardwareplattform abgebildet. Dieses Verfahren ermöglicht eine Untersuchung und Bewertung unterschiedlicher Plattformkonfigurationen und Abbildungsvorschriften in Bezug auf funktionale und extra-funktionale Eigenschaften. <dt.>
Platform-based design of embedded systems on a chip consists of the parallel functional application specification, configuration of the hardware platform (i.e. connection of processing, memory and physical communication channels) and mapping of the application description on the processing, memory and communication resources of the hardware platform. The main contribution of this work is the seamless object-oriented modelling and automatic refinement of communication. In the application model, communication is specified by method calls on communication objects, independent from a physical communication channel. By means of mapping rules, these application model method calls are automatically transformed (synthesized) and implemented on the processing, memory and communication resources of the hardware platform. This approach enables the exploration and assessment of the impact of different platform configurations and mapping rules on functional and extra-functional properties. <engl.>
2014 IEEE 20th International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2014) Piscataway, NJ : IEEE, 2014 (2014), Seite 67-76 582 S.
Macii, Enrico Proceedings of the Conference on Design, Automation and Test in Europe San Jose, CA : EDA Consortium, 2013 (2013), Seite 1167-1172 Online-Ressource (1 online resource (1944 pages))
